はじめに

リンクサーキット株式会社は、高周波回路（高周波アナログ・高速ディジタル）のプリント基板設計技術について、埼玉県産業技術総合センターと共同研究を行うことで技術やノウハウを蓄積して、お客様の要求にお応えできるよう日々努力を重ねています。


この「高速メモリ回路(DDR・DDR2・DDR3)の基板設計・評価に関する研究」はリンクサーキット株式会社が埼玉県産業技術総合センターの本多研究員との共同研究を行い、その研究成果物として報告されたものです。

抄録

高速メモリに対応したプリント基板を開発するには、厳しいタイミングの制約をクリアす ることが必須である。配線間の遅延時間の変動の要因は様々であるが、本研究では ミアンダ、クロストーク及びスルーホールを対象とした。クロストークにおいては、遅延 時間の変動幅が、線の長さに比例し、線間の距離に反比例する結果を得た。ミアンダ においては、一定の規模のミアンダにおいて、遅延時間の計算値からの短縮はコーナ ーの回数を抑え、配線間の距離を広くしたほうが減少する結果を得た。スルーホール においては、単純な配線長さにより見積もられる遅延時間よりも遅延が増加する結果 を得た。

キーワード：DDR、タイミングバジェット、タイミング制約、クロストーク、ミアンダ、スルーホール、遅延時間、タイムドメイン、逆フーリエ変換、信号品質

高速メモリ基板の設計・評価に関する研究.pdf

●PDFファイルを見るためには、アプリケーション 『Adobe Acrobat Reader』
　(アドビ アクロバット リーダー) 5.0J(以降)』が必要です。

リンクサーキット株式会社
本社／埼玉県さいたま市緑区芝原3-9-1
研究所／埼玉県和光市南2丁目3番13号 和光理研インキュベーションプラザ401研究室
Phone／048-299-3060　Facsimile／048-461-4800　e-mail／sales@link-circuit.co.jp
→アクセスマップ